在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: cetband6

请教DAC SFDR仿真方法

[复制链接]
发表于 2011-7-7 17:22:01 | 显示全部楼层
如果是16bit,那意思相当于说采样点数要达到65536个点?
发表于 2011-11-22 16:00:34 | 显示全部楼层
回复 8# ronialeonheart


    DAC输出波形有建立和过冲,如果每个时钟周期取一个点,这些过冲就无法表现在频谱里了,个人觉得取点越多越好!
发表于 2011-11-22 16:02:12 | 显示全部楼层
回复 11# iatb


    完全同意,应该不能把这些overshoot和unsettling的信息去掉
发表于 2012-5-9 15:42:05 | 显示全部楼层
测DAC的SFDR一定要用matlab吗?可以用别的方法吗?比如说cadence里是否能看DAC的SFDR和SNR,如果能怎么看?我设计的是8bit current streeing DAC
发表于 2012-5-9 15:54:42 | 显示全部楼层
I WOULD LIKE TO KNOW ABOUT SFDR
发表于 2018-3-15 10:07:05 | 显示全部楼层
学习当中
发表于 2018-5-3 17:19:41 | 显示全部楼层
thank your for sharing
发表于 2018-5-3 18:00:44 | 显示全部楼层
Thank you!
发表于 2018-5-30 10:50:38 | 显示全部楼层
学习了,支持
发表于 2018-11-14 10:24:10 | 显示全部楼层
学习中。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 09:09 , Processed in 0.025065 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表