还是用cpld实现类似74LS74的逻辑关系的问题

fanqiongjian · 发表于 2003-10-31 09:55:11

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

相关附件： (共 23552 字节)
共被下载： 0 次
还有问题：我想q2既输出与q1＃相“与”得到发送同步幀头，同时又反过来输出另一个DFF的d1（即输入端），好像这样做不可以
bin_1: cfq
port map( d => q2,......)
这样也不行
architecture archcpld of cpld is
signal  q2_1: std_logic;
  q2_1 <= q2;
bin_1: cfq
port map( d => q2_1,......)
总会出现下面问题：
topld:  cpld.vhd:  (E463) 'q2' -- Can't handle registered multi driver.
topld:  cpld.vhd:  (E446) Can't handle multiple drivers for 'q2' in selected device.
请指点一下，谢谢！！！！！！ :em15:

atuhappy · 发表于 2003-10-31 10:03:55

文件转换成pdf文档
你描述的不十分清楚

fanqiongjian · 发表于 2003-10-31 10:20:10

我的意思是：q2既作为一个D触发器的输出端，又作为另一个D触发器的输入端，因为这样做，才能保证产生的同步幀头可能在一个时钟周期为高电平，其它周期为低电平。但是编译时，好像不可以这样。不知道怎么解决这个问题？
另外，不知道怎么将word文档转换为pdf文档？
我所知道的东西太少，请版主不要失去耐心，谢谢！

greenpine · 发表于 2003-10-31 11:18:04

为什么不用库里自带的呢？！

fanqiongjian · 发表于 2003-10-31 11:25:52

库里自带的什么？我不明白！！

greenpine · 发表于 2003-10-31 11:48:49

当然是74了，呵呵，如果你用quartus的话

fanqiongjian · 发表于 2003-10-31 16:44:49

不过我用的是CYPRESS公司的cpld芯片，环境是warp。是不是每个公司的都应该会有一些相同的库呢？怎么知道有没有该库？

fanqiongjian · 发表于 2003-10-31 19:40:27

我已经将文档转换成.pdf file ,不过不知道怎么调用库中的7474来实现我想要的功能？

bravelu · 发表于 2003-10-31 19:49:45

请压缩后上传，否则会损坏！

bravelu · 发表于 2003-10-31 20:28:07

试试用这个吧。nset的那个脚就不接就行了。
library IEEE;
use IEEE.STD_LOGIC_1164.all;
entity frame_header is
port
(
tclk:instd_logic;
lxt_ten:instd_logic;
bdxl:instd_logic;
t_frame_header

utstd_logic
);
end frame_header;
architecture behave of frame_header is
signal q1:std_logic;
signal q2:std_logic;
begin
t_frame_header<= q2 and (not q1);
process(tclk,lxt_ten)
begin
if lxt_ten='0' then
q1<='0';
q2<='0';
elsif tclk'event and tclk='1' then
q2<=bdxl;
q1<=q2;
end if;
end process;
end behave;