在制程进入深次微米世代之后,芯片(IC)设计的高复杂度及系统单芯片(SOC)设计方式兴起。此一趋势使得如何确保 IC 质量成为今日所有设计从业人员不得不面临之重大课题。静态时序分析(Static Timing Analysis 简称 STA)经由完整的分析方式判断 IC 是否能够在使用者的时序环境下正常工作,对确保 IC 质量之课题,提供一个不错的解决方案。然而,对于许多 IC 设计者而言,STA 是个既熟悉却又陌生的名词。本文将力求以简单叙述及图例说明的方式,对 STA 的基础概念及其在 IC 设计流程中的应用做详尽的介绍。