关于运算放大器仿真的一个问题

bkat · 发表于 2008-5-26 15:07:51

你输入的是方波吧。。。

这个好像不太对吧

apac · 发表于 2008-5-26 22:31:45

恩, 應該是slew rate 不購2

xiaobenyi · 发表于 2008-6-4 15:44:50

原帖由 fuyibin 于 2008-5-24 18:00 发表

 登录/注册后可看大图

“结构是rail-to-rail 输入，第一级是cascode+增益提高，AB类输出”
结构也太复杂了吧！
一般AD的第一级采样用Gain Boost结构，
你竟然用三种结构相结合，两级放大，
响应大信号，phase margin=60 不够，
结构越 ...

我这个是 Analog Test 用的,只做跟随器用
奇怪的是60的相位裕度都不够,而改改补偿电容,相位裕度只有30左右的时候,同样的输入,得到的输出是非常熟悉的波形,高电平,低电平都不振荡,只有上升下降时有过冲,过冲是个阻尼震荡

[ 本帖最后由 xiaobenyi 于 2008-6-4 15:46 编辑 ]

fanbuliao · 发表于 2008-6-4 18:26:56

1。看看在GBW的后面有没有gain-peak,就是共轭极点，共轭极点会导致振荡如果增益余量不够的话，
2。瞬态的步长要调小点，因为GBW达到了100MHz，就是nS的建立时间

lemonnofeeling · 发表于 2008-6-19 10:05:41

:o

jianjing526 · 发表于 2008-6-19 11:04:34

事隔多日再看楼主的id, 难道是同事，请问是CIS组的吗？我是产一的

rauljin · 发表于 2008-6-30 11:23:14

学习中

super_im · 发表于 2008-7-1 11:21:08

其实大家说了很多，不过都没有说到实质性问题！LZ的运放结构一个很大的缺点就是你的ICMR（共模输入范围）和Output Swing（输出摆幅）不能匹配起来！如果要接成buffer的话必须有很宽的这两个范围！当你的范围不够时，接成buffer的形势强制的改变了你运放的工作点！这样你开环仿真的结果就没有任何意义！我建议你做闭环的仿真，用spectre的Iprobe做，看看环路增益和相位裕度到底怎么样！！

nero007 · 发表于 2008-7-13 11:42:24

可能闭环的相位裕度不够啊，你仿真的时候只仿真了 1种情况下的DC，
还有输入管的cgs,cgd你没有考虑。

sunblade2000 · 发表于 2008-7-13 19:40:04

AB的输出级在不同的输出摆幅下也有这样的相位余度吗？

关于运算放大器仿真的一个问题

站长推荐 /2