EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 《设计与验证VerilogHDL》源码实例和 Verilog规范.rar ...

1 ... 19 20 21 222324 25 26 27 ... 40 / 40 页下一页

楼主: lehaha

《设计与验证VerilogHDL》源码实例和 Verilog规范.rar

[复制链接]

planet007

发表于 2009-4-4 16:45:27 | 显示全部楼层

先下来看看再说

回复支持反对

chenyue19

发表于 2009-4-4 16:47:57 | 显示全部楼层

eetop

回复支持反对

scallion

发表于 2009-4-5 16:42:03 | 显示全部楼层

eetop

回复支持反对

gatezte2008

发表于 2009-4-5 21:02:37 | 显示全部楼层

11111111

EETOP创芯人才网职位发布入口

回复支持反对

ericchen228

发表于 2009-4-6 11:31:02 | 显示全部楼层

DIng!

EETOP创芯人才网简历投递入口

回复支持反对

xxailxb

发表于 2009-4-6 12:19:08 | 显示全部楼层

顶一个
谢楼主

EETOP创芯人才网职位发布入口

回复支持反对

生活味道

发表于 2009-4-7 22:35:59 | 显示全部楼层

顶一个

EETOP创芯人才网简历投递入口

回复支持反对

lilylily_yang

发表于 2009-4-9 16:17:00 | 显示全部楼层

好东西，谢谢。

EETOP创芯人才网职位发布入口

回复支持反对

lilylily_yang

发表于 2009-4-9 16:18:07 | 显示全部楼层

看看。

EETOP创芯人才网简历投递入口

回复支持反对

hui3462

发表于 2009-4-9 16:20:54 | 显示全部楼层

顶一个先

回复支持反对

1 ... 19 20 21 222324 25 26 27 ... 40 / 40 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-16 02:36 , Processed in 0.021417 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

《设计与验证VerilogHDL》源码实例 和 Verilog规范.rar

看看。

站长推荐 /1

《设计与验证VerilogHDL》源码实例和 Verilog规范.rar