FPGA控制DDR SDRAM

zudaohe2 · 发表于 2008-5-29 14:26:00

恩，我也在研究中，很麻烦：（

gdl0906 · 发表于 2008-5-29 21:03:34

等着看！！！！！！！！！！！

rfvns · 发表于 2008-6-1 01:46:11

看看: http://www.xilinx.com/products/ipcenter/MIG.htm

lgechao · 发表于 2008-6-1 08:51:27

哪里可以下载到这个软件阿？

tf_summer · 发表于 2008-6-1 09:18:30

推荐你看一下 Micron的DDR SDRAM的数据手册，上面的操作描述很详细

linbert · 发表于 2008-12-7 17:15:07

xie,xie

love-asic · 发表于 2008-12-9 18:43:37

DDR SDRAM controller 的实现还是比较麻烦的，具体实现时，地址的译码，各个状态之间的切换还是需要仔细斟酌的，控制器实际上就是几个状态机之间交互工作。
建议你先从SDRAM看起，网上应该可以看到一篇 SDRAM的时序和原理的文章，写的很明了。把SDRAM的原理弄清楚后，在看DDR SDRAM.画好时序图，确定各个状态见切换的条件，后用语言实现。

cavalryman · 发表于 2008-12-14 17:46:55

小弟也在看SDRAM啊，DDR就比较复杂了

fenlioy · 发表于 2008-12-14 19:25:28

其实SDR的状态控制要比DDR还要复杂一些，随着IO速度提高，很多特殊的读写中断都被JEDEC抛弃了。

Micron的SPEC写得还是挺清楚的，时序图画得也不错，很容易就能看明白。

lureny · 发表于 2008-12-17 16:31:18

如果你是用altera，里面集成了一个现成的ddr PHY和相应的测试代码，你可以先生成一个看看

FPGA控制DDR SDRAM

站长推荐 /2