在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10886|回复: 32

FPGA控制DDR SDRAM

[复制链接]
发表于 2008-4-18 11:15:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我要做FPGA控制DDR SDRAM,刚接触,不知道如何着手,请高手指点一下!
发表于 2008-4-18 11:23:22 | 显示全部楼层
看DDR的datasheet   参考网上的DDR 设计参考!
 楼主| 发表于 2008-4-21 10:27:31 | 显示全部楼层
ddr中有七种常用命令,是通过RAS_N,CAS_N,WE_N共同控制的!具体是怎么控制的,我没找到这方面的资料,请高手指点一下,另外这些命令如何用?
发表于 2008-4-21 15:24:32 | 显示全部楼层
DDR memory has so many suppliers, like samsung and MT, you can go their website to find.
发表于 2008-4-21 22:15:25 | 显示全部楼层
看datasheet,说得非常明白!!!
发表于 2008-4-22 17:51:57 | 显示全部楼层
记得Xlinx的Memory Controller有Verilog DDR controller的实际例子,

可以参考一下。
发表于 2008-5-3 02:41:36 | 显示全部楼层

mig

用xilinx 的MIG帮你产生一个DDR控制器,然后再在上面改.
发表于 2008-5-4 00:40:59 | 显示全部楼层
下载个具体的芯片的datasheet,上面会提到相关的时序,以及初始化等操作步骤等等,OPENCORES上也有参考代码,可以去看看。
发表于 2008-5-25 13:31:59 | 显示全部楼层
我的也做这个,有点麻烦
发表于 2008-5-25 21:20:42 | 显示全部楼层
现在FPGA公司应该都有现成的CORE。而且在IO设置,板图上都有很多不同的要求。所以还是请他们来帮尽快还是比较好的。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 20:24 , Processed in 0.023217 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表