设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog代码美化工具
1234567
返回列表 发新帖
楼主: hsdy

Verilog代码美化工具

[复制链接]
zxcvz
发表于 2011-1-15 01:17:17 | 显示全部楼层
用用试试耶，顶一下
回复 支持 反对

举报

abnerchang
发表于 2011-1-15 05:28:42 | 显示全部楼层
Very good utility
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

higoogle
发表于 2011-9-28 23:36:12 | 显示全部楼层
不能用啊
是win下的程序吗？
回复 支持 反对

举报

yuanpin318
发表于 2018-6-3 17:51:19 | 显示全部楼层
xie xie ni de code
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

guoweituo
发表于 2018-6-4 21:51:17 | 显示全部楼层
好用吗
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1234567
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-9 18:40 , Processed in 0.018267 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表