设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog代码美化工具

123 4 5 6 7 / 7 页下一页

发新帖

楼主: hsdy

Verilog代码美化工具

发表于 2008-7-12 21:25:29 | 显示全部楼层

Thanks for your great sharing!

回复支持反对

发表于 2008-7-16 01:07:08 | 显示全部楼层

美化
真的可以嗎

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-7-16 16:19:54 | 显示全部楼层

谢谢，用用看看了。

回复支持反对

发表于 2008-7-16 22:38:11 | 显示全部楼层

Thanks

回复支持反对

发表于 2008-7-16 22:54:21 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-7-18 16:54:42 | 显示全部楼层

什么东东

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-7-18 22:18:24 | 显示全部楼层

good tool.

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-7-19 19:43:24 | 显示全部楼层

3x good

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2008-7-19 19:51:11 | 显示全部楼层

Thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-12-29 22:20:45 | 显示全部楼层

试一下看看

回复支持反对

123 4 5 6 7 / 7 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 22:46 , Processed in 0.026481 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表