设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog代码美化工具
1234567下一页
返回列表 发新帖
楼主: hsdy

Verilog代码美化工具

[复制链接]
发表于 2008-12-29 23:17:48 | 显示全部楼层
good, 3x
回复 支持 反对

使用道具 举报

发表于 2008-12-31 10:09:36 | 显示全部楼层
1这个是干嘛用的
回复 支持 反对

使用道具 举报

oyf
发表于 2009-1-19 22:04:28 | 显示全部楼层
是istyle吗，想看看
回复 支持 反对

使用道具 举报

发表于 2009-1-20 11:02:18 | 显示全部楼层
very good
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2009-1-20 11:28:33 | 显示全部楼层
什么东东 哦
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-1-20 14:02:34 | 显示全部楼层
感謝分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

fee110
发表于 2009-2-12 17:22:04 | 显示全部楼层
太好了，谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-4-12 23:23:08 | 显示全部楼层
试试看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

Allen09
发表于 2009-4-28 23:20:21 | 显示全部楼层
ddddddddd
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-7-5 16:44:08 | 显示全部楼层
看看 呵呵
回复 支持 反对

使用道具 举报

下一页 »
1234567下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-7 07:33 , Processed in 0.016661 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表