今天面试碰到的问题，存储器与组合逻辑

liliwa · 发表于 2014-9-18 20:08:03

您需要登录才可以下载或查看，没有账号？注册

×

今天面试时，面试官问说，如果用组合逻辑来实现与存储器相同的功能，问哪个速度会快一点。不知道有没有人能回答一下啊

iidestiny · 发表于 2014-9-29 10:52:26

FPGA 里面是一般是搭出来的快，手册里都会给出distribute RAM 和block RAM 的速度。至于太大了能不能跑到是设计层面的问题吧，非要把整个片子搭成一个RAM 也拦不住啊。

elone · 发表于 2014-9-29 09:09:54

一定是组合出来的快

mfkiass · 发表于 2014-9-25 23:11:04

哦，学习了

成长中的原始人 · 发表于 2014-9-22 15:37:49

感觉组合逻辑搭建的快，但是这样浪费太多资源了

lengyc · 发表于 2014-9-21 14:07:20

组合逻辑快。组合逻辑相当于mux选择，逻辑延迟小，RAM的Ta通常很大。

wgej1987 · 发表于 2014-9-20 15:13:00

寄存器快。。。面积摆在那里，速度不快面积还大谁用啊，一般延迟是这样的sram>reg_file>register.90nm以下不知道，不过应该也一样把

goswami · 发表于 2014-9-19 21:51:29

单从存储单元来看肯定是组合快，但如果输入地址位多了，那肯定存储器快，毕竟存储器只有1级运算，组合逻辑要多级级联

freshair_eet · 发表于 2014-9-19 16:58:59

个人感觉组合逻辑会快。
我猜测他的意思是，如果用一组组合逻辑的输出是0还是1来表示存储的是0还是1，与Ram相比，哪个访问速度快。
如果真是这个意思的话，因为Ram等存储就是充放电过程，与纯组合逻辑相比，其电容会大很多，因此速度会慢。

jiejiemimi · 发表于 2014-9-19 08:40:14

以cyclone V为例， M10K存储块的最高访问频率是315Mhz，MLAB搭建的存储器的最高访问频率是420Mhz。你可以去看看器件手册。

账号		自动登录	找回密码
密码			注册

[求助] 今天面试碰到的问题，存储器与组合逻辑