在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[讨论] 在一个设计项目中如何选择总线架构?AHB or AXI? shadowzbwww 2018-5-9 01513 shadowzbwww 2018-5-9 10:13
[讨论] FPGA的光纤通信问题 Dream_cluster 2018-5-2 02014 Dream_cluster 2018-5-2 10:20
[讨论] Memory,DDR 和 内存 概念怎样区分? wenfangsibao 2018-4-3 41787 yuanpin318 2018-4-30 15:34
[讨论] opencores中的以太网IP 574920045 2013-10-25 62741 beanberry 2018-4-27 01:34
[讨论] xilinx zynq系列是否有特殊运算的IP daneast 2018-4-25 11658 kkyeung 2018-4-26 09:15
[讨论] FPGA读写硬盘 guetlilong 2018-4-11 21870 songyhit 2018-4-25 17:10
[讨论] VHDL卫式块是什么意思? attach_img pseudofjxl 2018-4-14 11750 fascinate_lyd98 2018-4-18 11:32
[讨论] always_comb 的作用 yuanpin318 2018-4-17 13013 yuanpin318 2018-4-17 23:07
[讨论] Xilinx SATA Host Controller设计实现 axpro 2017-3-1 12073 besarkecil 2018-4-15 09:33
[讨论] Xilinx SATA Host控制器设计实现 axpro 2017-3-26 22966 ikanbilis 2018-4-15 09:12
[讨论] x64的modelsim不能调用debussy的PLI嘛? stillforp 2018-1-22 32413 chingyy000 2018-4-10 00:25
[讨论] 关于verilog coding style对逻辑综合结果的影响之讨论及如何更好地写verilog  ...23 winever 2014-3-7 219172 无声告白 2018-4-2 20:27
[讨论] 关于verdi 鼠标控制问题 attach_img wdm518 2013-12-26 12277 670687308 2018-4-1 21:18
[讨论] 讨论下FPGA的FIR滤波器 attach_img xpfshawn 2018-3-27 92237 xpfshawn 2018-3-29 14:16
[讨论] FPGA 异步、同步复位及置位资源讨论 attach_img neufeifatonju 2018-3-28 02756 neufeifatonju 2018-3-28 11:43
[讨论] 数字集成电路的基本设计流程 xdyg 2018-3-28 01604 xdyg 2018-3-28 00:00
[讨论] FPGA 苍天如墨 2018-3-21 01279 苍天如墨 2018-3-21 12:52
[讨论] 数据包总线 变化 attach_img gxy670166755 2018-3-21 01518 gxy670166755 2018-3-21 10:27
[讨论] fpga外部复位管脚和下载管脚复用时需要注意什么? xueyw 2018-3-16 01960 xueyw 2018-3-16 16:40
[讨论] 准备用AMD ryzen 5 1500x的cpu 来跑vivado ,好不好? hongfeng575 2017-7-31 15102 andy2000a 2018-3-16 12:40
[讨论] Perl脚本实现HEX文件转coe文件,无法在windows正常运行 scott_lele 2014-2-21 22627 candy871921 2018-3-12 15:27
[讨论] 关于ofdm解调的问题 h20030711 2018-3-12 01680 h20030711 2018-3-12 11:12
[讨论] FPGA设计、FPGA验证和FPGA测试,哪个比较好一些?  ...23 sunt8707 2012-7-4 2513472 cattutu 2018-3-10 14:11
[讨论] FPGA能产生1nS脉冲吗? JohnZDeng 2018-3-5 52358 cattutu 2018-3-10 12:51
[讨论] 杭州 矽力杰跟士兰微对比 chenyjwbl 2015-10-23 33263 balam2017 2018-3-9 11:12
[讨论] Verilog中的if/else结构能综合出什么电路? kathywh 2018-2-25 95345 kathywh 2018-3-5 11:21
[讨论] 关于HDL模块划分 kathywh 2018-2-19 02199 kathywh 2018-2-19 21:53
[讨论] set_operand_isolation_style in dc_shell no long working? xiaoyisimonguo 2018-2-16 02740 xiaoyisimonguo 2018-2-16 10:16
[讨论] Xilinx家FPGA软件使用流程优化 demonprime 2018-2-5 21861 zhangning029 2018-2-5 23:22
[讨论] 2016年人工智能芯片行业深度研究报告 attachment  ...23 hqhjj 2016-11-7 215285 churchmice 2018-2-2 14:00
[讨论] timing constrain sta 异步约束问题?  ...2 yangweijlu 2017-2-3 115637 Ms_kitt 2018-2-1 14:38
[讨论] FIR滤波器的系数精度选择问题  ...2 bkhzw6 2016-6-16 107217 西南山谷 2018-2-1 10:28
[讨论] calibre 2015 aoi_cal_2015.4_16.11_mib dongfengno66 2016-11-30 93921 nidiya 2018-1-29 17:39
[讨论] 用异步reset的理由 attachment  ...2 forestimber 2010-10-28 167195 acushia 2018-1-26 10:30
[讨论] 问个地址空间问题 z894811350 2018-1-17 42171 rvisk 2018-1-24 11:32
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-22 04:59 , Processed in 0.025217 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块