在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 关于vivado安装和下载问题 sjf4khawk 2017-5-2 11370 pumpkin 2017-5-2 12:52
[求助] 求大神解答一下V6板子如何约束LUT njust_ych 2017-5-25 31426 njust_ych 2017-5-25 15:04
[原创] The Multigrid Problem-Solving Algorithm attachment h9f3 2017-10-20 11384 johnsany641 2017-10-21 09:34
[讨论] jchdl - GSL Port wjcdx 2018-9-10 11363 dcircuit 2018-9-11 13:42
悬赏 [求助] DC自动插入ICG能否只插posedge类型? - [悬赏 50 信元资产] ic小新 2022-7-8 51419 flscut 2022-7-11 13:30
[求助] fpga最迟是在哪一步加i/o pins? 284294022 2013-1-7 11408 buley 2013-1-7 21:13
[讨论] dsp builder 开发 luowhu 2013-4-16 01401 luowhu 2013-4-16 12:17
[求助] IOBUF_PCI66_3 qiudanyi1 2013-11-1 11379 shiyinjita 2013-11-9 00:21
[求助] VCS在linux虚拟机下如何设置 loongik2010 2013-11-20 11353 guojunzi 2013-11-20 17:09
[求助] EDK怎么设置 可以能自动生成UCF的模板 attach_img djqlyy 2015-2-14 11409 polozpt 2015-2-14 14:44
[求助] NCverilog问题 yuanjiahong 2015-3-17 11419 muzilinvkouyue 2015-3-18 08:53
[求助] DAC/SRC设计有问,求助下大神 wq2020wdm 2018-4-20 01386 wq2020wdm 2018-4-20 13:19
[求助] 哪里有可以验证AXI master/slave的程序? dqwuf2008 2021-7-16 41370 黑桃ACE 2021-7-19 21:25
[求助] sdram 574920045 2013-9-28 31372 wgej1987 2013-9-30 13:52
[求助] 关于zedboard这块板子 应澜 2014-3-10 01425 应澜 2014-3-10 18:28
[求助] 基于FPGA用VHDL语言设计运算器,要用DE2-70上的液晶显示,求各位前辈帮忙 attach_img 学生sh 2014-3-16 01351 学生sh 2014-3-16 17:15
[求助] FPGA VGA 曦玄 2014-4-2 11422 曦玄 2014-4-2 21:08
[求助] modelsim仿真出问题 attach_img yangwang星空 2016-6-23 31378 zhaojingzb 2016-6-23 15:42
[求助] Kintex7 Aurora生成bit文件出错 Yukim 2017-6-24 01371 Yukim 2017-6-24 11:43
[求助] verilog数据传输模块的问题 jn9702 2018-4-2 11408 jn9702 2018-4-2 19:02
[求助] URAT和JTAG可以同时使用吗? 新人帖 LuiLui 2020-8-26 11339 LuiLui 2020-8-26 11:13
[讨论] 单比特信号跨时钟域传输的展波问题 新人帖 attach_img 569464525 2022-8-16 31382 navylin1 2022-8-16 13:51
[求助] 请问大家有IMPACT的脚本吗 godwilldie 2013-3-2 01372 godwilldie 2013-3-2 14:52
[讨论] cordic求复数模的问题 jianwenchang 2015-5-21 01394 jianwenchang 2015-5-21 10:13
[求助] DDR2的使用问题 笨鸟不会飞 2015-11-27 11374 yizi0000 2015-11-27 19:23
[招聘] 招聘架构,ASIC design ,verification, PR(天津) 薇薇秋 2016-11-17 01374 薇薇秋 2016-11-17 13:47
[求助] 请问一下,IIC从机该如何用Verilog描述 天涯_0 2017-3-22 01390 天涯_0 2017-3-22 16:15
[求助] 请问synopsys的VCS软件如何保存高清波形图片 eda—wdy 2017-4-5 01398 eda—wdy 2017-4-5 21:53
[求助] 求quartus II 8.0的实例教程 charlie2007 2012-1-18 01379 charlie2007 2012-1-18 17:18
[求助] 有没有人直接用DC—shell的 ihateyounot 2012-10-25 11385 Gary.wang 2012-10-25 18:06
[求助] altera FPGA 支持位流回读吗(readback)? jiebairui 2013-6-14 01365 jiebairui 2013-6-14 17:18
[求助] FPGA管脚状态 12089044 2013-8-27 01355 12089044 2013-8-27 10:45
[求助] 求问nios对dm9000a的初始化 yasics 2013-10-11 21347 fishOnFly 2013-12-17 17:12
[求助] synplify综合,怎么可以不会综合处inout类型 nerissa.du 2014-7-24 11407 eaglelsb 2014-7-24 15:56
[求助] 这个如何避免使用for循环呢 ProRicky 2016-4-16 11421 ltshan 2016-4-16 23:03
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-20 18:38 , Processed in 0.121767 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块