在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1764|回复: 5

[求助] DC自动插入ICG能否只插posedge类型?

[复制链接]
发表于 2022-7-8 10:45:14 | 显示全部楼层 |阅读模式
50资产
最近在DC插入ICG的时候,遇到一个问题,就是我们的库里只有posedge类型的ICG,没有negedge类型的ICG。
但是DC的时候,只要设了set_clock_gating_style(不管后边的参数怎么调整),DC就把posedge跟negedge都替换了,posedge替换为ICG,negedge替换为一个latch+一个OR门。
能否让DC只替换posedge类型的,不替换negedge的呢,毕竟一堆latch放到那里也不太靠谱。

发表于 2022-7-8 10:57:39 | 显示全部楼层
这个不影响吧,ICG内部本身就有Latch;
 楼主| 发表于 2022-7-8 14:27:42 | 显示全部楼层


Love24 发表于 2022-7-8 10:57
这个不影响吧,ICG内部本身就有Latch;


ICG内部的latch不用太多关心latch的时序问题,但是单独的latch可能会产生时序问题,而且很难修复
发表于 2022-7-11 11:02:30 | 显示全部楼层
#ICG cell的参考设置
set_clock_gating_style -sequential latch \
                         -positive_edge_logic integratedICG_CELL \
                         -control_point before \
                         -control_signal scan_enable \
                         -minimum_bitwidth 3 \
                         -max_fanout 80
#如果不希望使用Latch ,就直接把Latch cell 设置为don't use
#-- Latch is optional limited in Synthesis
set_dont_use "$cur_lib/Latch*"
 楼主| 发表于 2022-7-11 11:25:27 | 显示全部楼层


flscut 发表于 2022-7-11 11:02
#ICG cell的参考设置
set_clock_gating_style -sequential latch \
                         -positive_ed ...


试过,工具最后会报有一些GTECH的CELL无法mapping
发表于 2022-7-11 13:30:01 | 显示全部楼层


ic小新 发表于 2022-7-11 11:25
试过,工具最后会报有一些GTECH的CELL无法mapping


有点奇怪,把问题直接贴上来看看吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 06:59 , Processed in 0.017031 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表