在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] vivado 新手求助 denifee 2014-9-17 01551 denifee 2014-9-17 15:20
[求助] 求助:sharp bs2f7vz0194a一体化调谐器 attachment 一叶知秋wzw 2014-9-18 01769 一叶知秋wzw 2014-9-18 08:50
[资料] 非常适合初学者学习的FPGA程序 attachment flowertju 2014-9-19 02246 flowertju 2021-4-9 21:48
[原创] 请问是Spartan-3AN的安全型好,还是Virtex-6的? walkingsun 2014-9-19 01475 walkingsun 2014-9-19 20:20
[求助] 关于ISE里自己写tb文件 attach_img tcswyy999 2014-9-23 01308 tcswyy999 2014-9-23 10:20
[求助] 用ISE生成了PCIE IP核不知如何调用 tcswyy999 2014-9-25 01739 tcswyy999 2014-9-25 09:25
[原创] PCI9054驱动在WIN7下关机时蓝屏 lover54 2014-9-27 01714 lover54 2014-9-27 21:32
[求助] VHDL里怎样实现数组的输入输出?? chanon 2014-9-28 01466 chanon 2014-9-28 15:00
[求助] AD1407 dhrwd 2014-9-28 01307 dhrwd 2014-9-28 15:06
[原创] 2015俄罗斯电子元器件展览会(NEW ELECTRONICS 2015) bilian01 2014-9-28 02184 bilian01 2014-9-28 16:31
[其它] 2015泰国LED博览会 bilian01 2014-9-28 01676 bilian01 2014-9-28 16:33
[其它] 2015第六届印度尼西亚LED展 bilian01 2014-9-28 01537 bilian01 2014-9-28 16:34
[其它] 2015第六届印度尼西亚电子展 bilian01 2014-9-28 01517 bilian01 2014-9-28 16:36
[求助] vcs仿真中,当$sdf_annotate读不到sdf文件时,能让vcs直接报Error而不是Warning吗? orlye 2014-9-29 02018 orlye 2014-9-29 10:00
[求助] Aurora 64B/66B 中CRC模块有没有纠错功能??? 坤子 2014-9-29 01881 坤子 2014-9-29 11:34
[求助] 前端画图工具 heritor 2014-10-1 01928 heritor 2014-10-1 16:00
[招聘] 求利用FPGA实现RS编解码及交织编解码设计 cqfghyzx 2014-10-4 01684 cqfghyzx 2014-10-4 09:19
[求助] modelsim 10.1c用哪个verdi版本合适? leonardo_z 2014-10-5 02389 leonardo_z 2014-10-5 21:59
[求助] 布局布线的时候遇到congestion的问题无法通过 attach_img nonethere 2014-10-8 01379 nonethere 2014-10-8 16:58
[求助] 求帮忙指点写一个testbench feiyufox 2014-10-9 01056 feiyufox 2014-10-9 10:18
[求助] testbench系统框图是顶层框图吗 上官紫虞 2014-10-9 01389 上官紫虞 2014-10-9 14:19
[求助] testbench系统框图是顶层框图吗 上官紫虞 2014-10-9 01205 上官紫虞 2014-10-9 14:22
[求助] verilog里%z是什么格式? linghuqiubai 2014-10-10 01498 linghuqiubai 2014-10-10 11:45
[求助] DMA问题求助 a290727130 2014-10-10 01736 a290727130 2014-10-10 15:03
[原创] FPGA 110chb 2014-10-11 01963 110chb 2014-10-11 11:50
[求助] 有玩过AT89S52的么?问个问题,希望高手解答 lunmag 2014-10-11 01300 lunmag 2014-10-11 11:51
[原创] 32位流水线加法器verilog woai2020 2014-10-11 01993 woai2020 2014-10-11 12:19
[求助] VHDL转Verilog求助 zero_0 2014-10-11 01921 zero_0 2014-10-11 17:01
[求助] 谁知道一些FPGA用于IC测试的开发板或者一些现成的开发板 Eleven_wsy 2014-10-11 01305 Eleven_wsy 2014-10-11 23:46
[求助] 有没有带时序的ALU电路或者芯片? liuzexue 2014-10-12 01610 liuzexue 2014-10-12 22:27
[求助] FPGA外接DDR2互连线信号完整性怎么分析? peeer 2014-10-13 01237 peeer 2014-10-13 10:14
[求助] 請問是否有此書integrated circuit design johnhsu 2014-10-13 01996 johnhsu 2014-10-13 13:07
[求助] ddr3里的truebl4概念 linghuqiubai 2014-10-14 01494 linghuqiubai 2014-10-14 13:42
[求助] FPGA处理数据速率 baobao697841 2014-10-16 01264 baobao697841 2014-10-16 11:16
[求助] 请问下 IUS9.2有什么功能?谢谢! 哈哈呵呵 2014-10-16 0932 哈哈呵呵 2014-10-16 14:39
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-7 19:35 , Processed in 0.112932 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块