数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30143|排名: 17

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 2 345 6 / 6 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[解决] 数字ic前端实习生	lifm2010 2012-7-3	23149	lifm2010 2012-7-3 16:40
[解决] 请教XILINX时序约束器的问题！	colorjun 2012-11-10	23271	colorjun 2012-11-11 00:06
[解决] verilog 仿真时间求余数问题	教父 2013-3-8	24674	教父 2013-3-11 20:43
[解决] pre_layout dc和pt生成的sdf文件+网表进行vcs仿真结果不同	flyingsheep 2013-4-1	210423	hbyu 2013-4-2 22:24
[解决] SDK编译BSD出错？	thostones 2014-2-27	22043	thostones 2014-3-3 17:00
[解决] modelsim仿真	2014在水一方 2014-11-22	21981	2014在水一方 2014-11-24 14:30
[解决] 状态机的一个问题	tianyu751 2015-8-27	21768	tianyu751 2015-8-27 16:32
[解决] VCS安装启动问题	kingyuan 2015-12-4	22155	kingyuan 2015-12-24 14:17
[解决] Can we make (POR) using digital logic only ?	h9f3 2017-10-18	21889	h9f3 2017-10-19 11:49
[解决] 关于网表仿真的一些探讨和疑问	西门电工 2018-12-25	23864	西门电工 2018-12-25 20:22
[解决] 新人求助，AXI4 lite 主机必须先写后读吗？如果只想读不想写怎么办？需要自己添加使能?	crushedegg 2021-5-13	21465	crushedegg 2021-5-13 11:25
[解决] dft 产atpg pattern时，需要的sdc	23343woaiic 2022-9-21	21476	greatao 2022-11-21 15:43
[解决] Verdi可以不通过vcs编译直接看code吗	kyaaaa 2024-1-9	2549	kyaaaa 2024-1-9 20:39
[解决] Design Compiler is not enabled. (DCSH-1)	liubei3121 2024-5-1	2126	liubei3121 昨天 10:19
[解决] Cosmos scopeWIN7安装经验	dd1896 2010-2-8	13078	peterlook1 2011-2-27 04:22
[解决] 过期删除。	xgm2010 2010-2-22	13899	sagegao 2010-3-17 22:26
[解决] quartusII Programmable Pre-Emphasis 设置	h2o_freely 2010-8-17	13853	h2o_freely 2010-8-20 09:30
[解决] Xilinx FPGA ISE_11.1无法新建project和source file解决办法	fanyan861110 2010-11-10	15297	AmoiBB 2010-11-11 08:44
[解决] 基于FPGA的千兆网	skyccd 2011-6-10	13423	down_load 2011-6-10 12:16
[解决] 求预失真Xilinx DPDv5.0 IPCore	jackiecreatus 2012-5-13	12535	duan_dzj 2012-5-14 11:22
[解决] 请问数据缓冲之后综合频率下降的原因	huarobust 2012-11-28	11781	yp19890718 2012-11-28 17:03
[解决] Altera USB Blaster Driver in Windows 8	awei1206 2013-4-14	13304	uestc_cjh 2013-4-17 10:12
[解决] FPGA IP核可以把配置FLASH当作像单片机那样的存储程序的FLASH从里面取指令执行吗？	huarobust 2013-9-4	11599	llyjy 2013-9-8 10:47
[解决] FPGA +GPS - [悬赏 1 信元资产]	天空0205 2014-6-18	12346	dotafengvs 2014-6-20 16:40
[解决] 关于vivado HLS联合仿真出错解决方法	KoveYK 2016-8-23	12977	梦孤城 2017-4-27 10:33
[解决] ncelab -covfile covfile.cf tb 怎么把外部的变量传入covfile.cf中	851018986 2016-12-7	11627	851018986 2016-12-8 11:08
[解决] 请问：网口芯片TLK100用mdio读到任意一个寄存器的值都是0101?	zhanyue1 2017-4-12	11734	zhanyue1 2017-4-15 17:47
[解决] Quartus16.0 prime 工具下载及破解	huzhao87 2017-4-21	12938	robber666 2019-5-17 14:11
[解决] 请教虚拟机Ubuntu 14.04下Vivado 2016.2综合错误	neufeifatonju 2017-6-26	13002	harry_hust 2017-6-27 09:11
[解决] 救助：请问以下电路图该如何去考虑，或者有啥比较好的资料	sz2018 2017-9-21	11704	PowerQ 2017-9-27 11:00
[解决] How does HDMI implement with Xilinx board?	h9f3 2017-10-16	11974	chris2017 2017-10-18 14:18
[解决] RGB LED内嵌驱动芯片项目，请有兴趣的联系我，微信：y949923367	samwell 2018-3-2	12448	吴静生 2018-11-16 14:17
[解决] verd2011.01（LINUX）的波形颜色不能改变-------解决办法	mz916 2018-5-10	12384	lover2012 2018-5-16 09:14
[解决] 安装DC时遇到的一些问题及个人解决方法	蒋哈哈哈哈 2018-5-30	12100	蒋哈哈哈哈 2018-5-30 16:26
[解决] 使用FPGA测试USB1.1的枚举	新嘴小王安子 2018-11-21	11921	ayamitek 2018-12-1 00:14

1 2 345 6 / 6 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30143|排名: 17

快速发帖

站长推荐 /2