设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)
收藏本版 (138) |订阅

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 6 |主题: 30172|排名: 12 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
[原创] SpyGlass_MoreLintRules_Reference attachment  ...2 kevin.yang0922 2021-6-9 164922 dreamfly123123 2024-1-23 17:33
[原创] cdc 新人帖 attachment kevin.yang0922 2021-6-9 31937 jfeta 2022-7-21 06:19
[原创] vivado hls工程文件层级设计 新人帖 attach_img WALI-123 2021-6-5 01610 WALI-123 2021-6-5 22:01
[原创] 提供基于fpga的mipi屏方案 chenlidong 2021-6-5 21259 芯星 2021-6-7 19:53
[原创] verilog手册总结 dsg_hz 2021-6-4 01238 dsg_hz 2021-6-4 16:26
[原创] IC 设计 小白求助 verilog 新人帖 jia250113255 2021-5-31 31651 student2010 2021-6-7 17:11
[原创] 请教大家EDA工具装在哪个linux系统比较稳定额？  ...2 atlandis 2021-5-29 153216 hitzhabc 2021-6-8 11:40
[原创] 请教虚拟机安装s+ atlandis 2021-5-23 01470 atlandis 2021-5-23 16:41
[原创] 请教关于TI F2837X中CAN的问题 gongxiao 2021-5-21 01256 gongxiao 2021-5-21 13:51
[原创] 请教coreconsultant attach_img atlandis 2021-5-20 52065 atlandis 2021-5-22 11:29
[原创] 赛灵思的GTX接口如何发送接收低速信号（100Mbps左右） jxyggg 2021-5-19 62131 murphy522 2023-5-19 15:56
[原创] vcs仿真里居然不支持fork join_any dqwuf2020 2021-5-19 21392 dqwuf2020 2021-5-20 09:05
[原创] sysverilog Liz6868 2021-5-17 11079 A1985 2021-5-17 18:19
[原创] FPGA画时序 visio几个常用的库 attachment  ...234 gyx3598 2021-5-13 307307 ic886 4 天前
[原创] 基于JESD204B和PCIe DMA的多通道数据采集和回放系统 attach_img axpro 2021-5-12 0980 axpro 2021-5-12 23:02
[原创] 通信IC设计(上册)_李庆华 attachment  ...2 songsong001 2021-5-11 153652 satans 2022-10-10 10:23
[原创] Verdi使用手册 attachment songsong001 2021-5-11 31497 smarthb 2021-5-17 15:12
[原创] VCS2017.12-SP2 新人帖 attachment Liang_Xiaoqian 2021-5-10 51559 xyloophone 2021-6-25 22:46
悬赏 [原创] 集成电路静态时序分析与建模-刘峰 - [悬赏 2 信元资产] attachment  ...23456 songsong001 2021-5-10 5912599 yuanpin318 2024-4-24 10:04
悬赏 [原创] 编码理论 新人帖 - [悬赏 1 信元资产] songsong001 2021-5-10 11436 lizhibin8718 2021-5-10 11:23
[原创] 基于Camera Link和PCIe DMA的多通道视频采集和显示系统 attach_img axpro 2021-5-9 21781 ygyl421 2021-8-18 16:50
[原创] 多通道PCIe attach_img axpro 2021-5-8 01203 axpro 2021-5-8 10:22
[原创] 无奈 王钰 2021-5-3 01706 王钰 2021-5-3 11:30
[原创] FPGA+MIPI chenlidong 2021-4-25 63094 smc1017 2023-3-30 08:07
[原创] 基于FPAG的音乐播放器设计【代码+框图】 attachment 王钰 2021-4-24 41875 cuiker 2021-5-20 09:34
[原创] synopsys的PCIE IP核集成比xilinx的PCIE IP核用起来难多了 dqwuf2008 2021-4-21 01904 dqwuf2008 2021-4-21 16:02
[原创] 个人工作站设置 新人帖 dsg_hz 2021-4-19 01591 dsg_hz 2021-4-19 20:24
[原创] Digital Design and Computer Architecture（教材） attachment 艾艾小阳 2021-4-15 92536 lhyi 2022-10-19 16:34
[原创] 《CMOS+VLSI+Design+A+Circuits+and+Systems+Perspective+4th+Edition》 attach_img 艾艾小阳 2021-4-14 41791 wuchushanren1 2021-4-21 17:55
[原创] fpga内不同频率的时钟之间数据的传递？不用fifo如何实现  ...2 american007 2021-4-14 113045 芯星 2021-5-26 10:33
[原创] 《SystemVerilog硬件设计及建模》 attachment  ...2 艾艾小阳 2021-4-12 114222 peinsc 2021-10-12 13:44
[原创] 5G/B5G基带，私人定制，“秒”手可得 新人帖 minghuanju 2021-4-8 01434 minghuanju 2021-4-8 10:07
[原创] vcs加密verilog代码的方法 justinherman 2021-4-6 01947 justinherman 2021-4-6 12:28
[原创] VCS和NCVerilog的仿真脚本 新人帖 attachment  ...2 jefrrey 2021-4-4 124143 xutao8 2022-6-24 17:02
[原创] FPGA Quartus II 设计中如何保持信号不被综合 新人帖 attachment FPGA技术江湖 2021-4-1 11578 芯星 2021-5-28 08:16
下一页 »
1 ...789101112131415... 73下一页
 返 回 发新帖

快速发帖

还可输入 120 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-20 12:07 , Processed in 0.024327 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块