在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1147|回复: 3

[求助] class-D PA half bridge输出Vout超过VDD

[复制链接]
发表于 2023-9-24 22:02:27 | 显示全部楼层 |阅读模式
300资产
本帖最后由 Xuxans 于 2023-9-24 22:15 编辑

请教大家一个问题,在class-D功率放大器中,内部包含两个半桥,半桥输出分别为OUT1和OUT2,接RLC串联谐振电路。两个半桥输入电压为相位差180°的方波,输出电流为正弦波,但是输出电压发生失真。图为OUT1/OUT2波形,波形发生凹陷,且最高点电压超过VDD。目前推测凹陷是由于Ron分压,且验证了寄生电容对此也有影响,但是最高点电压为什么超过VDD(1.8V)?由于寄生电容上的电荷积累?以及有什么解决办法吗?还有请教各位,芯片内部的功率管一般怎么设置?是工艺里包含专门用于大功率的CMOS吗?还是使用普通的CMOS增加multipliers和fingers当作功率管使用?
屏幕截图 2023-09-24 214839.jpg 图片2.png



发表于 2023-9-25 08:54:02 | 显示全部楼层
Power ic 一般LDMOS .
 楼主| 发表于 2023-9-26 11:14:26 | 显示全部楼层
已经解决了,应该是电流相位差的问题,在范围内电流反向,导致电压超过VDD。
发表于 2024-10-14 13:48:05 | 显示全部楼层
kan kan
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 23:36 , Processed in 0.024998 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表