在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1625|回复: 2

[求助] help on warning, please help

[复制链接]
发表于 2017-6-24 06:22:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
I got a lot of warnings when I run "report_constraints"although they are just warning, should I ignore any of those:
Warning: No controlling value could be found for the clock gating cell 'I_ORCA_TOP/I_RISC_CORE/C12' for the clock pin 'DATA1_0'. (TIM-128)


Warning: Gated clock latch is not created for cell 'I_CLOCK_GEN/C44'on pin 'DATA1_0' in design 'ORCA'. (TIM-141)
发表于 2017-6-27 19:52:06 | 显示全部楼层
TIM-141:Wave 我们环境中会调用 set_clock_gating_check -setup 0.26 -hold 0 [all_clocks] 对所有的时钟设置了set_clock_gating_check,这样时钟传播路径上的一些组合逻辑cell(mux,与门等)触发工具推断为gating cell后,如果检测到这个pin是直接连到一个时钟,或者不是input pin,就会出现次告警;通常会出现在时钟mux上;
发表于 2017-6-27 19:53:17 | 显示全部楼层
TIM-128:Wave 。往往会和TIM-141成对出现;TIM-141针对的是gating cell的enable pin;TIM-128针对的是gating-cell的时钟pin,表示没有指出gating cell 是低通还是高通;对于时钟MUX,工具是推断不出是低通还是高通的,所以工具不会自行检查gating结果;对于AND或者NADN等简单逻辑,工具会推断是低通还是高通;
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-1 14:04 , Processed in 0.015543 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表