设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › Capless LDO 输出电容放多大才合适

12 / 2 页

发新帖

楼主: jzr1989

[求助] Capless LDO 输出电容放多大才合适

发表于 2021-4-22 10:48:05 | 显示全部楼层

capless LDO应该是主要受环路带宽的限制吧，感觉如果负载切换时间特别快时，任何辅助电路的响应速度可能都比不上优化带宽来的快

回复支持反对

发表于 2021-4-28 15:41:42 | 显示全部楼层

好用的结构一种吃遍天，就是没有大佬分享啊

EETOP创芯人才网职位发布入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-2-25 03:14 , Processed in 0.013505 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表