设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › Capless LDO 输出电容放多大才合适
12
返回列表 发新帖
楼主: jzr1989

[求助] Capless LDO 输出电容放多大才合适

[复制链接]
发表于 2021-4-22 10:48:05 | 显示全部楼层
capless LDO应该是主要受环路带宽的限制吧，感觉如果负载切换时间特别快时，任何辅助电路的响应速度可能都比不上优化带宽来的快
回复 支持 反对

使用道具 举报

发表于 2021-4-28 15:41:42 | 显示全部楼层
好用的结构一种吃遍天，就是没有大佬分享啊
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-14 13:48 , Processed in 0.102473 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表