sigma delta ADC 的死区（dead zone）问题

牛利尔

tanhn 发表于 2023-9-12 17:32
你好，我看了understanding那本书上关于deadzone的推导，但是有个疑问，他在推导过程中将积分器输出处的 ...

首先要确定积分器会一直对DC信号积分这个问题的根本原因是积分器的DC增益为无穷大，所以只要给一个阶跃信号，那么系统时域输出就会越来越大。可是现在呢，因为构成积分器的放大器的增益非无穷大，导致了积分器的极点并不在z=1处了，因此其低频增益就不是无穷大，这也就意味着在时域中，给这样一个有泄漏的积分器一个阶跃信号，其输出不会随时间变到无穷大。

牛利尔

1、纯粹的limitcycle是指对于理想SDM，在分数输入的情况下，输出码流会有周期重复，就相当于在频谱中引入了谐波。
2、而deadzone是指（假设输入为0）由于积分器中放大器的增益非无穷，导致积分器的DC增益非无穷，导致在量化器处的offset等效到第一个积分器的输入时，不为0（假设为offset_2）！而因为在量化器处的offset没有影响量化器的判断，因此量化器输出    仍   为01010101......。也就是说offset_2可以完全等效到系统输入上（反正量化器的输出没变）。deadzone最终的表现是系统对于小的输入分辨不出来（做不到无穷精准的分辨率）。
3、如果积分器的DC增益无穷大，那么Limitcycle确实只会正正好出现在分数输入的幅度时。而如果积分器中放大器的增益非无穷大，进而导致积分器的DC增益非无穷大，进而导致系统的分辨率非无穷大，此时系统就会把输入的有理数周围的无理数也看作是这个有理数，也即恶化了limitcylce。（书P59）
上面基本都是书上说的。不过我的好奇是当积分器DC增益无穷大时，为啥是把有理数周围的无理数归并到有理数上，进而恶化limtcycle，而不是把该有理数归并到周围任意一个无理数上，进而都不会产生limitcylce