sigma delta ADC 的死区（dead zone）问题

liukaifu · 发表于 2021-5-6 22:21:44

2021.5.6打卡

ztstg2018 · 发表于 2021-12-25 22:14:49

2021-12-25打卡

hfxinhuo · 发表于 2022-1-7 15:53:00

铀仔发表于 2018-12-21 15:07
回复 23# 朱立平

马上2019年了哦

已经2022年了

630551207 · 发表于 2022-2-21 10:36:39

打卡打卡

waterkingdom · 发表于 2022-2-22 11:38:34

打卡打卡

wandola · 发表于 2022-2-22 17:51:40

那哥们可能早就被mtk开除了吧

东北烤面筋 · 发表于 2022-7-11 11:08:23

2022年了，朱哥你的大作呢，想学习一下

kiteinsky · 发表于 2022-7-11 12:00:05

打卡打卡！

Yu-Ming · 发表于 2023-4-10 17:51:37

大作也不更新了，SMD小白很期待

killion1997 · 发表于 2023-5-18 18:19:15

朱立平发表于 2014-6-3 20:35
回复 9# xiwanghebe

我感觉这位先生说的应该是idle tone问题，对于MOD1而言，当调制器的输入为直流信号，且其幅值为有理数时，输出为周期序列，且该周期序列的周期与幅值与输入信号幅值相关。在understanding delta-sigma data converters第二版里有描述(第一版貌似也有)。这位先生提出idle tone在实际的ADC设计中不考虑，我感觉挺有道理的，其论述一为实际应用中输入信号基本是无理数，二是电路中存在很多噪声，这些噪声对tones有抑制作用。

但楼主询问的是死区的问题。在上述文献中有用MOD1举例，对于MOD1而言，当调制器输入信号幅值|u|<1/(2A)时，其中A为积分器放大倍数，输出恒为0。因此当积分器放大倍数过低时，会导致u=0附近产生死区。文中还表述了死区还存在于u=所有有理数值的附近，但范围都没有u=0处的死区大，该表述没有证明。在增量型delta sigma adc的设计中，死区应该是需要考虑的问题之一

[求助] sigma delta ADC 的死区（dead zone）问题

站长推荐 /2