在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5751|回复: 5

[求助] 关于verdi读取vhdl文件的问题!!!!!!

[复制链接]
发表于 2013-5-12 11:24:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在终端的下输入 verdi -f run.f 来读取vhdl文件时出错,无法读取,但是先打开verdi后再在GUI界面下import design时读取run.f是能成功读取的,是不是run.f文件写得有问题呢?我的run.f文件内容如下:addr_generate.vhd
cnter.vhd
read_entity.vhd




这个模块就是调用这三个文件就够了。求解答!
发表于 2013-5-14 22:02:48 | 显示全部楼层
需要先将vhdl文件编译到work lib,然后将verilog也编译进去,最后启动verdi。
命令行无法直接读取,verdi3不知是否有改善。
 楼主| 发表于 2013-5-15 08:44:00 | 显示全部楼层
回复 2# remnant


   恩?怎么还有verilog?
发表于 2013-5-15 16:12:37 | 显示全部楼层
vhdl不能只接讀,要用vhdlcom
 楼主| 发表于 2013-5-15 22:57:38 | 显示全部楼层
回复 4# vex_005


   verilog都可以啊,VHDL居然不行?
发表于 2014-2-17 20:30:21 | 显示全部楼层
学习学习~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-21 09:34 , Processed in 0.017121 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表