关于verdi读取vhdl文件的问题！！！！！！

HADIST · 发表于 2013-5-12 11:24:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

我在终端的下输入 verdi -f run.f 来读取vhdl文件时出错，无法读取，但是先打开verdi后再在GUI界面下import design时读取run.f是能成功读取的，是不是run.f文件写得有问题呢？我的run.f文件内容如下：addr_generate.vhd
cnter.vhd
read_entity.vhd

这个模块就是调用这三个文件就够了。求解答！

remnant · 发表于 2013-5-14 22:02:48

需要先将vhdl文件编译到work lib，然后将verilog也编译进去，最后启动verdi。
命令行无法直接读取，verdi3不知是否有改善。

HADIST · 发表于 2013-5-15 08:44:00

回复 2# remnant

恩？怎么还有verilog？

vex_005 · 发表于 2013-5-15 16:12:37

vhdl不能只接讀,要用vhdlcom

HADIST · 发表于 2013-5-15 22:57:38

回复 4# vex_005

verilog都可以啊，VHDL居然不行？

thu_zgy · 发表于 2014-2-17 20:30:21

学习学习~

账号		自动登录	找回密码
密码			注册

[求助] 关于verdi读取vhdl文件的问题！！！！！！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1