设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（ ...

1 2 3 4 5 6 7 89 / 9 页

发新帖

楼主: jackzhang

版主编写的用CPLD 配置 xilinx fpga 的verilog 源代码（只有注册用户可下载）

发表于 2013-11-7 10:52:06 | 显示全部楼层

好东西，谢谢分享

回复支持反对

发表于 2013-11-7 10:52:46 | 显示全部楼层

不错，不错。

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2013-11-7 21:34:11 | 显示全部楼层

10年前的帖子都有人翻出来了

回复支持反对

发表于 2018-9-1 11:50:07 | 显示全部楼层

谢谢。

回复支持反对

1 2 3 4 5 6 7 89 / 9 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-18 16:39 , Processed in 0.017484 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表