DDR2_JESD79-2F 关于clock jitter部分的疑惑

feitengyu

DDR2_JESD79-2F 关于clock jitter部分的疑惑



主要是关于时钟时序部分的tERR(2per), tERR (3per), tERR (4per), tERR (5per), tERR (6-10per) and tERR (11-50per)这块的理解
按照上图所列的公式
例如当n=2的时候，这连续两个累积的时钟周期 这个是200个连续时钟中随机选择的2个时钟，还是按1-2、2-3、3-4、... 、199-200 这样去计算的呢？
另外tERR (6-10per) and tERR (11-50per)这个也没理解的太清楚，是将tERR (6per), tERR (7per), ...tERR (9per), tERR (10per)的值这样算出来的么？

另外就是公式里面的i与j的设置是按什么原则设置的呢？
为何不是终止点不直接按n，这个累积和的数量应该是n值的个数吧？