在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2853|回复: 1

[讨论] 混合DRC和lvs

[复制链接]
发表于 2012-2-10 09:48:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我的设计数字部分由两部分组成,一部分是用verilog语言写的,一部分是搭建电路图,用verilog语言写的数字部分已经用calibre进行了DRC和lvs检查,都通过了。现在我需要把搭建电路图的数字部分生成网表与用语言写的产生的网表整合到一起进行DRC和lvs。不知道有什么方法可以把这两部分网表整合到一起。
发表于 2012-8-15 15:17:14 | 显示全部楼层
回复 1# XIDIANCAD2


    直接把网标整合到一起啊,注意接口就行!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-24 03:17 , Processed in 0.013283 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表