在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: haosun86

[转贴] 大型RISC处理器设计-用描述语言Verilog设计VLSI芯片

[复制链接]
发表于 2021-4-19 10:51:16 | 显示全部楼层
只是代码啊,不是书
发表于 2021-6-17 10:31:19 | 显示全部楼层
为什么不是一本书,这是什么东西
发表于 2021-10-7 17:08:50 | 显示全部楼层
谢谢分享
发表于 2021-10-7 18:10:10 | 显示全部楼层
谢谢分享
发表于 2022-1-29 18:36:01 | 显示全部楼层
哪裡有中文電子書?

VLSI Chip Design with the Hardware Description Language VERILOG: An Introduction Based on a Large RISC Processor Design -by Ulrich Golz_Springer-Verlag (Berlin), 1996
发表于 2022-4-8 16:19:31 | 显示全部楼层
这书不好找哇
发表于 2023-4-5 21:32:41 | 显示全部楼层
好东东多谢楼主分享
发表于 2023-4-5 21:34:45 | 显示全部楼层
压缩文件没有书 PDF
发表于 2023-4-25 11:29:49 | 显示全部楼层
大型RISC处理器设计-用描述语言Verilog设计VLSI芯片.rar  859.59 KB, 下载次数: 1341 , 下载积分: 资产 -2 信元, 下载支出 2 信元  大型RISC处理器设计-用描述语言Verilog设计VLSI芯片
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:22 , Processed in 0.020056 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表