在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6439|回复: 6

[求助] 触发器的具体结构是怎样的?

[复制链接]
发表于 2011-8-11 14:31:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 KevinIC 于 2011-8-11 14:33 编辑

由于学识浅薄,我经常是将触发器和反相器、与非门、或非门等基本逻辑门看成组
成数字电路的基本元件。但是在时序分析时,触发器的3个重要时序参数(Tsetup
、Thold和Tc-q)显得很重要,为了更清楚的理解这几个参数,必须了解触发器的组成
结构。
    在我的印象里,我们经常说的触发器,主要是指主从式边沿触发的DFF。还知道它
通常可以用【反相器+与非门】或者【反相器+传输门】构成。
    我想知道现在数字后端的触发器主要是采用什么结构??
发表于 2011-8-11 15:31:58 | 显示全部楼层
每一个工艺不一样,有些是有差距的,建议你拿一个数字库单元自己用virtuoso看一下晶体管级····
发表于 2011-8-11 16:25:11 | 显示全部楼层
好像还是以master-slave 2级latch构成的D FLIPFLOP 比较多,

具体看数字集成电路设计的书 , 那个肯定会讲 gates , setup/hold time的由来的,
发表于 2011-8-11 23:06:38 | 显示全部楼层
回复 3# icfbicfb


    说的对,书上是这么讲的
发表于 2011-8-14 17:18:57 | 显示全部楼层



嗯, 确实。 data sheet 里给出的触发器的schematic是由 传输们+ INV 构成!
 楼主| 发表于 2011-10-3 14:58:43 | 显示全部楼层
怎么没有人甩我呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-14 01:34 , Processed in 0.019110 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表