设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 带隙基准 电源抑制比低怎么解决？
123
返回列表 发新帖
楼主: azhen1987

[求助] 带隙基准 电源抑制比低怎么解决？

[复制链接]
raydcj
发表于 2011-9-18 08:48:02 | 显示全部楼层
你要看具体的是正的还是负的，试着提高运放的增益看看。
回复 支持 反对

举报

joooohn
发表于 2011-9-18 09:42:46 | 显示全部楼层
增加环路增益，采用cascode电流源
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

大海wdh
发表于 2012-11-21 12:08:45 | 显示全部楼层
我也去试试调增益和L，学习了
回复 支持 反对

举报

朱鹮2011
发表于 2012-11-21 14:35:22 | 显示全部楼层
回复 1# azhen1987


    psrr主要是由电路结构决定的，采用cascode结构的psrr要高些！！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

JacksonK
发表于 2021-8-19 13:15:29 | 显示全部楼层
围观一下
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-26 07:12 , Processed in 0.016842 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表