设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教这段Verilog代码的意思？
12
返回列表 发新帖
楼主: psd0208

请教这段Verilog代码的意思？

[复制链接]
发表于 2009-11-28 17:18:37 | 显示全部楼层
xuexizhong
回复 支持 反对

使用道具 举报

发表于 2009-11-29 00:44:24 | 显示全部楼层
基本书上都讲到过，就是将init_value进行width位拼接！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

lzp_k2
发表于 2009-12-1 13:51:20 | 显示全部楼层
拼接符
回复 支持 反对

使用道具 举报

wdgui522
发表于 2009-12-4 22:19:21 | 显示全部楼层
位拼接  自己看下Verilog的书吧
回复 支持 反对

使用道具 举报

发表于 2009-12-7 20:34:25 | 显示全部楼层
原来自己也是新手阿
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2009-12-21 17:32:33 | 显示全部楼层
呵呵。。。。。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

psd0208
 楼主| 发表于 2009-12-21 17:43:54 | 显示全部楼层
被 见笑了。。。。。。
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-24 01:25 , Processed in 0.017440 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表