设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教这段Verilog代码的意思？

12 / 2 页

返回列表发新帖

楼主: psd0208

请教这段Verilog代码的意思？

发表于 2009-11-28 17:18:37 | 显示全部楼层

xuexizhong

回复支持反对

使用道具举报

发表于 2009-11-29 00:44:24 | 显示全部楼层

基本书上都讲到过，就是将init_value进行width位拼接！！！

回复支持反对

使用道具举报

发表于 2009-12-1 13:51:20 | 显示全部楼层

拼接符

回复支持反对

使用道具举报

发表于 2009-12-4 22:19:21 | 显示全部楼层

位拼接自己看下Verilog的书吧

回复支持反对

使用道具举报

发表于 2009-12-7 20:34:25 | 显示全部楼层

原来自己也是新手阿

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2009-12-21 17:32:33 | 显示全部楼层

呵呵。。。。。

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

楼主| 发表于 2009-12-21 17:43:54 | 显示全部楼层

被见笑了。。。。。。

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-13 03:21 , Processed in 0.015442 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表