在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3926|回复: 7

FPGA实际的工作速度

[复制链接]
发表于 2008-7-25 09:38:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我的经验不多,但最近要上一个速度要求比较高的项目,QuartusII里编译完成后TimeQuest报告的Fmax可以到345MHz,但是我在Modelsim里用QuartusII生成的网表和延时文件做后仿真时如果将仿真时钟设成200MHz以上则结果完全是错的,降低时钟频率立马就对了。我就很奇怪明明QuartusII报告可以跑300M以上,现在怎么连200M都跑不起呢?有没有大侠能解惑啊,不胜感激!!
发表于 2008-7-28 18:02:09 | 显示全部楼层
实际工作速度应该以你的后仿真频率为准,可能你用Quater综合出来的频率约束没加好。。。
发表于 2008-7-31 19:44:34 | 显示全部楼层
好像以前也遇到过类似问题,应该是Quartus II的结果报告看的不仔细。
它总是按时序约束顺序排的,可以对全芯片加一个300M的时钟约束试试。

如果有跨时钟域的地方,设置false path。
发表于 2008-9-28 08:34:56 | 显示全部楼层
应该还是比较准确的。如果都是基于同样的delay files.
发表于 2008-9-29 00:56:14 | 显示全部楼层
防FPGA上试试
发表于 2008-9-29 10:43:06 | 显示全部楼层
thank you very much
发表于 2009-5-4 16:23:19 | 显示全部楼层
好,谢谢!
发表于 2009-5-18 09:59:36 | 显示全部楼层
编译后的时间不准,没有考虑线延时,布线后仿真或时序分析才可以做参考
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 22:47 , Processed in 0.027282 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表