关于 SH的下极板采样技术的问题

xiwanghebe

之前看书看到，SH中使用下极板采样，运放输入端的寄生电容小，提高速度和精度，即“下极板采样技术”但有的文章说（http://hi.baidu.com/jerome_cool/item/a80a09caa5961a18b67a24bd），一种特殊的下极板采样技术，与Vcm相连的开关提前在与vin相连的开关关断，电荷注入仅仅引入offset。

两种方法的原理都理解，但是现在很纳闷，下极板采样技术部就是Vin通过开关与MOS cap的下极板相连吗？ 上面说的非交叠时钟的开关关断为什么也叫下极板采样技术呢？

难道这种抑制电荷注入的技术只能在下极板采样结构用？

CMOS开关为什么作为下极板开关的时候，匹配性较差？


跪求大家的指点