关于 SH的下极板采样技术的问题

xiwanghebe · 发表于 2014-6-10 19:26:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

之前看书看到，SH中使用下极板采样，运放输入端的寄生电容小，提高速度和精度，即“下极板采样技术”但有的文章说（http://hi.baidu.com/jerome_cool/item/a80a09caa5961a18b67a24bd），一种特殊的下极板采样技术，与Vcm相连的开关提前在与vin相连的开关关断，电荷注入仅仅引入offset。

两种方法的原理都理解，但是现在很纳闷，下极板采样技术部就是Vin通过开关与MOS cap的下极板相连吗？上面说的非交叠时钟的开关关断为什么也叫下极板采样技术呢？

难道这种抑制电荷注入的技术只能在下极板采样结构用？

CMOS开关为什么作为下极板开关的时候，匹配性较差？

跪求大家的指点

上海大学 · 发表于 2015-2-13 16:42:10

你后边说的原理是Cs接Vcm先断，使Cs右侧（op输入节点）悬空，从Cs进入悬空那一刻开始，Cs左侧无法给Cs继续充电，采样过程到此为止，同理，Cs左侧的电荷注入亦无法充电进入Cs。
这个技术不知为啥命名为下极板采样技术。估计是命名失误而已

上海大学 · 发表于 2015-2-13 16:49:15

这种抑制电荷注入的技术不是只能在下极板采样结构用。跟哪个极板没任何关系

小女子 · 发表于 2015-9-4 22:21:24

同问啊，有没有大神能够说明白点？？

zh867 · 发表于 2015-9-12 01:22:22

我说说我的理解。
从CMOS工艺中电容的实现来说，一般是电容的下极板的寄生电容（下极板和衬底形成一个较大的结电容）比较大。而大的寄生电容会引入大的沟道电荷注入。所以采样端或者运放的输出端接电容的下极板，而运放的输入端接电容的上极板，这样就运放的输入端对地的寄生电容就尽可能的小，这种方法通常大家叫做“下极板采样”。
而楼主说的第二种，通过增加一个开关，利用时钟控制和运放输入端相连的开关提前断开，当采样端的开关断开时，利用电容一端是悬空的，没有电荷的泄放回路，抑制了沟道电荷注入，提到了采样的精度。
这种技术大家也通常叫做“下极板采样”。但是这种叫法会引入混乱。
即楼主的疑问：“难道这种抑制电荷注入的技术只能在下极板采样结构用？”
赞同3楼的说法，和那个极板没有关系。

xuriver2012 · 发表于 2016-4-21 11:16:12

楼上的回复非常正确

ericking0 · 发表于 2020-4-14 14:44:51

的确，感觉命名有点混乱；
上级板一般情况下寄生小，所以用来做高阻点；
而早期的时候按照输入接电容哪个极板来定义到底是上极板还是下极板；

但是现在为了降低开关注入电荷，一般在共模点放采样开关；

所以有了所谓的下极板采样的采样开关其实是在上极板这种乌龙的事情，叫的也很混乱；

Rabbit_CHAN · 发表于 2020-8-28 17:39:53

学习了

wsry · 发表于 2022-3-24 16:50:30

学到了

qq1328454800 · 发表于 2022-5-1 22:41:13

终于弄明白了。谢谢

[求助] 关于 SH的下极板采样技术的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2