设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 可综合Verilog语句
返回列表 发新帖
查看: 8197|回复: 16

[调查] 可综合Verilog语句

[复制链接]
教父
发表于 2013-1-18 10:34:58 | 显示全部楼层
这个时间是模拟DFF的CKQ时间。 综合工具在综合的时候会自动忽略这个时间的， 工具也会给出报告的
回复 支持 反对

使用道具 举报

教父
发表于 2014-1-29 09:07:38 | 显示全部楼层
加延时是为了方便做仿真的时候模拟触发器的CKQ 延时， 综合的时候工具会自动忽略延时信息
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-22 03:36 , Processed in 0.015750 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表