设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 跨时钟域的接口电路设计问题

返回列表发新帖

查看: 2524|回复: 3

[求助] 跨时钟域的接口电路设计问题

发表于 2020-7-26 13:08:01 | 显示全部楼层

已经明确了是低速转高速，并且是在频率差了10倍，这个没必要用FIFO这么复杂，直接异步采样wr的边沿，同时刻采数据就行了

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-16 21:29 , Processed in 0.013847 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表