设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Genus和DC对单元库兼容性问题
返回列表 发新帖
查看: 5080|回复: 4

[求助] Genus和DC对单元库兼容性问题

[复制链接]
kk2009
发表于 2021-2-20 01:20:31 | 显示全部楼层

可以的，不要担心。。。

Cadence的用的ECSM格式的lib
DC用的CCS格式的lib
这个只是说timing更准确一些。
主要还是看工艺，如果65nm或者更高级的有影响，老工艺就没有这个说法了，都是传统的NDLM的lib
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-18 04:06 , Processed in 0.011911 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表