高速电路和低速电路再设计时 思维上最大的不同是什么

xiaolongjiang

800M那种高速模块考虑的重点是全局时钟与同步设计，简单说就是要把复杂功能简化到多个简单逻辑功能，用PIPELINE的方式串联起来，这样输出就可以跟上高速输入变化，只是之间有个固定的节拍差。