设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 在做top_lvs的时候，include的.spi网表无法读取怎么办？ ...

返回列表发新帖

查看: 3250|回复: 17

[求助] 在做top_lvs的时候，include的.spi网表无法读取怎么办？

发表于 2024-6-14 18:49:29 | 显示全部楼层

yyds760152 发表于 2024-6-14 17:28
这个是我的standcell.cdl里面的描述：
.SUBCKT AD2_X1_R VSS VDD A B VSS VDD Y SUB ISO
X0 VDD A 5 VDD ...

global 刪除

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-19 19:03 , Processed in 0.013232 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表