设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 多种工作模式的芯片，如何时序约束与综合？ ...
返回列表 发新帖
查看: 4931|回复: 12

[求助] 多种工作模式的芯片，如何时序约束与综合？

[复制链接]
发表于 2020-11-4 16:42:32 | 显示全部楼层


   
icemind 发表于 2019-11-25 11:53
路径不一样用set_case_analysis。路径一样频率不一样用最快频率约束。
hold在版图阶段保证，dc阶段要满足se ...


请问会存在两个mode下面路径一样的path吗
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-16 21:37 , Processed in 0.374660 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表