设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请教一下，verilog的头文件何时用？

返回列表发新帖

查看: 2111|回复: 5

[求助] 请教一下，verilog的头文件何时用？

发表于 2024-2-4 11:28:40 | 显示全部楼层

saipolo 发表于 2024-2-2 09:23
2008年5月10号你就注册了，这都快16年了，怎么还问这种问题，转行干IC/FPGA了？ ...

哈哈哈，估计刚刚想起来账号密码

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-20 03:35 , Processed in 0.011159 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表