设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › FPGA跨时钟相位对齐问题

返回列表发新帖

查看: 9805|回复: 16

[求助] FPGA跨时钟相位对齐问题

发表于 2016-4-28 18:53:47 | 显示全部楼层

你先要明白自己的asic设计中，是否需要这三个时钟同步？如果必须同步，FPGA综合一样可以实现这三个时钟的同步。不过204M对FPGA综合要求有点高了，如果可以建议FPGA实现时等比例降频

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-20 03:22 , Processed in 0.013859 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表