（HELP）DDR DDR2问题

Timme

俺曾经有个猜测：

从DDR到DDR2到DDR3，Latency的值从来没有怎么变过（频率提高一倍后CAS周期数也提高一倍，延时按ns计无变化），可以猜想DRAM内核速度无变化。

但随着工艺进步，基本逻辑单元（比如MUX）的速度在不断变快。这样就可以内部用慢速同时操作2/4/8个DRAM内核，在出口处MUX一下，就变成了DDR/DDR2/DDR3。

俺去年曾经跟美光的工程师交流过这个想法，但被耻笑了。。。