请问各位setting time跟什么有关呢？

Luxuchang · 发表于 2015-1-27 20:46:45

您需要登录才可以下载或查看，没有账号？注册

×

我设计的一个一级折叠式运放被要求setting time为20ns，但仿出了2us，该怎么解决啊！！！还有我的单位增益带宽要求18M，现在只有10M，增益倒是有83db，该怎么把setting和带宽达标啊，求助各位大神指导，新手刚上路。
图像 11.png

Luxuchang · 发表于 2015-1-27 20:49:31

我仿真的时候接成单位增益缓冲器，另外加了5pF负载电容

Luxuchang · 发表于 2015-1-28 10:55:46

回复 3# zh867

呵呵，我也刚入门，导师的要求下看了半学期书和做习题，主要看Razavi的，现在边做电路边看ALLen的，感觉对设计很有用，还有池宝勇的

Luxuchang · 发表于 2015-1-28 11:21:25

回复 5# victor0o0

是的，我不清楚SR和setting time之间的关系，请问下您它们之间有相关公式吗？

Luxuchang · 发表于 2015-1-28 14:02:00

回复 7# zdcyf0202

你是说增大压摆率吗？我尝试一下，其实我已经用的很高的电流了（差分输入管和折叠共源共栅支路各40u）,总共要求不超过150u

Luxuchang · 发表于 2015-1-28 16:09:52

回复 9# zdcyf0202

加了5pF的负载电容,而且这个负载电容是系统要求，不能改；要求折叠式共源共栅部分和偏置部分总共150uA左右。

Luxuchang · 发表于 2015-1-28 16:11:53

回复 9# zdcyf0202

偏置电路的电流是不是可以很小，我的偏置如图所示，5条支路，每条支路电流大小一致；如果我给IBIAS一个3uA，那么偏置电流共15uA是不是有点多啊

Luxuchang · 发表于 2015-1-28 20:15:55

回复 12# azeee

我附上的这个图是仿开环增益，相位，setting time等，达标后就要接成双端输出了，还要加共模反馈。

Luxuchang · 发表于 2015-1-28 23:23:57

回复 14# daly1986

谢谢您

Luxuchang · 发表于 2015-1-29 11:28:49

回复 16# semico_ljj

哦哦，5V的工艺，

账号		自动登录	找回密码
密码			注册

[求助] 请问各位setting time跟什么有关呢？