设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 求助一个verilog语法问题

返回列表发新帖

查看: 4886|回复: 19

[求助] 求助一个verilog语法问题

发表于 2016-10-28 16:13:32 | 显示全部楼层

没看出问题，我觉得这样写是没问题的。也许你该另外写个always专门监视sdram_read_cmd，不正常的时候弄个什么指示之类的。还有，你也要考虑别的方面的原因，比如烧错了bit文件之类的

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-18 13:04 , Processed in 0.166561 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表