设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 关于建立时间的问题

返回列表发新帖

查看: 12702|回复: 24

关于建立时间的问题

发表于 2007-5-17 10:02:08 | 显示全部楼层

对于给定的负载电容,必须增大运放的电流负载的电流,而要维持同样的最大输出摆幅,所有晶体管必须有较大的栅宽,其结果增大了功耗.因此要在这些方面进行折衷!

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-20 03:05 , Processed in 0.016250 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表