EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31151|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 742 743 744 745746747 748 749 ... 891 / 891 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


任何对SRLC16E元件进行声明？	vfdff 2009-12-10	23390	mxhdevice1 2009-12-13 11:09
请问在quratusII仿真，能不能观察到里面的reg信号的？	yxm433 2009-12-10	42264	mxhdevice1 2009-12-13 11:05
用modelsim方真quartus产生的vho文件时总产生如下错误 ...2	洋洋 2003-12-22	168063	bikefish 2009-12-12 11:57
DCM时钟输出后仿真延时的问题	narcissist 2009-11-29	23234	narcissist 2009-12-12 11:39
ACEX1K器件内部FIFO ...2	kuangshunlan 2004-2-14	116215	chizya 2009-12-12 10:11
求格雷码计数器	liuji186 2009-12-11	02031	liuji186 2009-12-11 22:26
基于红外线微波探测技术报警系统设计	fanzm 2009-5-8	15272	西西南海 2009-12-11 16:28
用synplify综合Xilinx的core后为什么在Technology view中看不到相应的模块？	becoll 2009-12-10	12418	becoll 2009-12-11 09:29
chip planner中Routing的总数量怎样可以直观的看到啊！！	dongshusong 2009-12-10	12846	dongshusong 2009-12-11 09:06
MAX+PLUS II 10.21升级包和全功能license ...2	frank123 2006-12-16	156864	pinder 2009-12-10 22:34
FPGA内部IP模块之间的匹配问题	jery125 2009-12-9	32247	yuanpin318 2009-12-10 13:18
怎样在ISE中查看完整的错误信息？	becoll 2009-12-9	22118	waver412 2009-12-9 23:15
求教高手, 這個Verilog code有可能改得更快嗎?	leesg 2009-12-9	32597	ix1982 2009-12-9 21:04
请教有关$readmemb的文件格式	tt 2009-12-9	13995	linuxluo 2009-12-9 19:12
xc3s1500和XC3S1500-3的区别	eyeloveu 2009-12-4	32174	haip 2009-12-9 16:00
FPGA内部模块的连接问题	jery125 2009-12-9	12615	eaglelsb 2009-12-9 15:29
模块的连接问题	jery125 2009-12-9	02189	jery125 2009-12-9 15:18
半导体技术论坛	flysnow000 2007-11-16	43308	tiantianxch 2009-12-9 14:12
这根信号线到底该怎么连啊？	becoll 2009-12-3	83116	tiantianxch 2009-12-9 13:56
请教：如何把FPGA的输出数据保存成文档格式	hudie2002 2009-12-8	23417	tiantianxch 2009-12-9 12:23
.	qdtest001 2009-11-30	63798	xiaogouggg 2009-12-8 18:11
请教-JTAG编程时MAXII系列器件的IO特性	attackiller 2008-9-25	13206	pingost 2009-12-8 17:33
请教各位大虾，调用NC仿真时出现的错误，怎么解决？	13915044350 2009-12-7	13010	13915044350 2009-12-8 16:55
在ise中如何生成mcs文件	longerxue 2009-12-8	09639	longerxue 2009-12-8 16:51
为什么FPGA输出时钟波形好差 ...2	weibow 2008-9-13	1410949	jincheng235 2009-12-8 15:11
程序问题	zhouliang 2009-12-5	22410	jhw 2009-12-8 14:04
chipscope中如何保存设置	becoll 2009-12-8	04164	becoll 2009-12-8 10:28
数字锁相环的输入与输出关系？	wjfblack 2009-12-7	45238	wjfblack 2009-12-8 10:15
为何延时减少了？	becoll 2009-12-2	73433	becoll 2009-12-8 09:32
altera 的ddr2 IP是免费的吗？怎么生成？	chit_wps 2009-12-7	33053	chit_wps 2009-12-8 08:29
关于pci协议：configuration, I/O, and memory transactions？	psd0208 2009-12-7	22753	psd0208 2009-12-7 17:54
Verilog Language Reference Guide——对你一定有用 ...2	taketa 2008-9-4	114927	FinalFantasy11 2009-12-7 11:06
如何在一台电脑上装两个版本的ise？	qd0090 2009-12-5	24408	chenfengrugao 2009-12-7 09:20
请教SSTL的VREF如何设置？	lifengjz 2009-12-4	94796	lifengjz 2009-12-6 17:56
HSPICE V2001 工作路径问题	xiaoshizhesan 2009-12-6	02529	xiaoshizhesan 2009-12-6 16:03

1 ... 742 743 744 745746747 748 749 ... 891 / 891 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 14 |主题: 31151|排名: 6

快速发帖

浏览过的版块

站长推荐 /1