在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
静态时序分析(Static Timing Analysis)基础及应用  ...23456..21 coland 2008-5-26 20433430 ic886 2024-5-2 13:54
DFM--- Design for manufacture, ~90 pages. process related  ...23456..13 ichliebewr 2006-8-24 12031241 skahill 2024-5-1 19:56
【强烈推荐】信号完整性分析(中文版)(增加英文版)高速电路设计必备  ...23456..30 cheng520so 2009-3-26 29758246 john_123 2024-4-29 09:52
[资料] 关于SSD必须知道的20个知识点  ...234 zjydz_2008 2013-1-18 3312121 binnq 2024-4-28 16:58
[资料] 特斯拉FSD自动驾驶研究报告分享 芯电图 2024-4-24 11410 binnq 2024-4-28 14:53
[原创] Advanced HDL Synthesis and SOC Prototyping.Springer.2019  ...23456 wuende 2020-11-13 5620796 semileon 2024-4-28 08:58
[资料] FPGA开发全攻略 liguchu 2024-4-26 11238 im.leo 2024-4-27 15:49
[资料] Verilog 相关书籍 liguchu 2024-4-26 31509 ic886 2024-4-27 13:05
毕业5年决定你的命运(经典 转载)  ...23 zqs0394 2009-11-24 256380 ic886 2024-4-27 12:00
IC经典——Verilog Digital Systems Design, 1st Edition(1999) lotusky 2008-3-11 62785 mylihua 2024-4-26 23:47
[资料] 浪潮之巅--时势造英雄,亦或是英雄造时势? ONE-PIECE 2021-11-23 83309 liguchu 2024-4-26 20:59
[原创] Verdi与VCS交互的反向模拟 gogo16888 2022-7-28 62942 binnq 2024-4-26 11:04
[其它] H.264 Bluespec设计源码  ...23456 datonglii 2010-1-8 5736119 binnq 2024-4-26 10:50
[原创] DDS_VERILOG设计文档 azhe5587 2012-4-3 73659 hawkheng1973 2024-4-25 14:41
[原创] 指导RTL设计的书《Principles of Verifiable RTL Design》  ...23 lymmeng 2024-4-21 204093 binnq 2024-4-25 13:54
[资料] SPI代码,文档---(APB BUS)  ...23456..10 yang050702 2011-1-6 9233543 chinaqu 2024-4-25 13:39
[求助] CSMC0.35工艺 新人帖 小捧星星 2024-3-24 11142 binnq 2024-4-25 11:52
[原创] ONFI 5.0 and 5.1 SPEC 新人帖 juliuszwj 2023-4-13 63541 binnq 2024-4-25 11:43
[原创] 最好的Verilog调试器——DVE学习资料 gogo16888 2022-7-16 12486 ic886 2024-4-25 11:07
推荐:Interconnection.Networks.An.Engineering.Approach  ...2345 alexander.yin 2007-10-4 4211549 adeux2000 2024-4-25 10:59
[原创] dma技术的工作原理分析 Cazoky 2021-10-26 63736 binnq 2024-4-25 10:42
[资料] Tanner13.0破解软件及安装流程  ...234 mlch1992 2014-4-15 3615850 binnq 2024-4-25 09:36
[资料] 电机驱动芯片行业研究报告分享 芯电图 2024-4-24 01048 芯电图 2024-4-24 21:34
[资料] 《systemverilog数字集成电路功能验证》配套PPT  ...2 撒野 2024-3-18 122653 binnq 2024-4-24 11:46
[资料] 《systemverilog数字集成电路功能验证》书籍配套代码 撒野 2024-3-18 91658 binnq 2024-4-24 11:45
[资料] regfile自动生成verilog wangzhaoxidian 2024-4-16 21800 ht_lch 2024-4-24 09:38
FPGACPLD设计工具——Xilinx ISE使用详解.pdf  ...23 cdfldf1984 2009-3-14 2012920 smwang 2024-4-23 23:10
[资料] SNUG Proceedings (2010~2014) 论文全集 精华1  ...23456..24 liuguangxi 2015-1-21 23362606 solaris 2024-4-23 22:58
[资料] 经典SOC设计Essential Issues in SOC Design  ...2345 supper_chen 2011-3-25 4115749 binnq 2024-4-22 16:26
[资料] FIFO的Verilog程序,两种不同的建模方式  ...234 huoxingst 2010-4-21 317596 liguchu 2024-4-22 08:41
[资料] UART(通用异步收发器)Verilog程序,串并转换电路  ...23456..11 huoxingst 2010-4-21 10931893 ic886 2024-4-21 00:13
[资料] Cadence HAL-2016 UG tpungi 2020-9-25 32704 igolaps 2024-4-20 21:50
From ASICs to SOCs: A Practical Approach  ...23456..8 fancy77 2006-2-24 7018804 pradeepmadhava1 2024-4-20 21:32
【!!】Essential Issues in SOC Design Designing Complex Systems-on-Chip_2006  ...23456 wodeccbp 2009-7-10 5117836 pradeepmadhava1 2024-4-20 21:23
dc,pt脚本例子  ...23456..13 mirrorman8037 2007-1-24 12336848 ilxsh 2024-4-20 14:10
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-20 04:08 , Processed in 0.023569 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块